Unité pédagogique

Architecture des processeurs

Derniere édition le: 26/09/2022

Modifier

Responsable:

RIGAUD Jean-Baptiste

Description générale :

Knowing the different parts and the internal architecture of microprocessors

Mots-clés:

Risc Cisc

Nombre d’heures à l’emploi du temps:

15

Domaine(s) ou champs disciplinaires:

Langue d’enseignement:

Objectifs d’apprentissage:

A la fin de l’unité pédagogique, l’élève sera capable de :	Niveau de taxonomie	Priorité

Modalités d’évaluation des apprentissages:

Part de l'évaluation individuelle			Part de l'évaluation collective
Examen sur table :	100	%	Livrable(s) de projet :		%
Examen oral individuel :		%	Exposé collectif :		%
Exposé individuel :		%	Exercice pratique collectif :		%
Exercice pratique individuel :		%	Rapport collectif :		%
Rapport individuel :		%
Autre(s) : %

Programme et contenus:

Type d’activité pédagogique :	Contenu, séquencement et organisation
Lecture	Arithmetic Global architecture, definitions, evolution of computation power Understanding of the various issues through an example: Micro 8 bits (Z80)
Lecture	Technology basics Pipelines (issues, stall, orthogonal control)
Lecture	Application to the instruction pipeline (athlon, opteron, pentium), Caches et Xbars
Lecture	Review of processor architectures Von Neuman, Harward, cisc, risc, mimd / simd, superscalaires, vliw
Lecture	Memories and testing issues