Unité pédagogique

Conception de circuits spécifiques ASIC

Derniere édition le: 26/09/2022

Modifier

Responsable:

RIGAUD Jean-Baptiste

Description générale :

Introduction and practical works for ASIC design in CMOS technology.

Full custom design of standard cells : from transistor level schematic to layout circuit design and associated verifications (DRC, LVS).

All practical works are done with the Cadence design framework.

Mots-clés:

Conception Cellule standard Dessin au micron Vérification

Nombre d’heures à l’emploi du temps:

12

Domaine(s) ou champs disciplinaires:

Langue d’enseignement:

Français

Objectifs d’apprentissage:

A la fin de l’unité pédagogique, l’élève sera capable de :	Niveau de taxonomie	Priorité

Modalités d’évaluation des apprentissages:

Part de l'évaluation individuelle			Part de l'évaluation collective
Examen sur table :		%	Livrable(s) de projet :		%
Examen oral individuel :		%	Exposé collectif :		%
Exposé individuel :		%	Exercice pratique collectif :		%
Exercice pratique individuel :		%	Rapport collectif :	100	%
Rapport individuel :		%
Autre(s) : %

Programme et contenus:

Type d’activité pédagogique :	Contenu, séquencement et organisation
Labwork	Getting started with Virtuoso framework from CADENCE through the hierarchical design of a four bit ripple carry adder
Labwork	Sizing and electric simulation of a CMOS inverter in 0.35 um AMS technology
Lecture/Labwork	Getting started with full custom design : • Layout • Verifications : DRC, LVS
Labwork	Design of a complete standard cell from the Boolean equation to the simulation of the post layout extracted netlist