Unité pédagogique

Codesign FPGA

Derniere édition le: 26/09/2022

Modifier

Responsable:

RIGAUD Jean-Baptiste

Description générale :

Methodology and design of an application including a software and a hardware part.

Final implementation on a Zedboard  FPGA board from Xilinx.

Mots-clés:

FPGA VIVADO Zedboard

Nombre d’heures à l’emploi du temps:

30

Domaine(s) ou champs disciplinaires:

Langue d’enseignement:

Français

Objectifs d’apprentissage:

A la fin de l’unité pédagogique, l’élève sera capable de :	Niveau de taxonomie	Priorité

Modalités d’évaluation des apprentissages:

Part de l'évaluation individuelle			Part de l'évaluation collective
Examen sur table :		%	Livrable(s) de projet :		%
Examen oral individuel :		%	Exposé collectif :		%
Exposé individuel :		%	Exercice pratique collectif :		%
Exercice pratique individuel :	100	%	Rapport collectif :		%
Rapport individuel :		%
Autre(s) : %

Programme et contenus:

Type d’activité pédagogique :	Contenu, séquencement et organisation
Lecture	Methodology, Hardware/Software approach
Tutorial	Hardware design tools (synthesis & implementation) : Vivado framework
Labwork	Hardware design project around the prototyping of AES algorithm on a Zedboard development board.
Labwork	IP integration from Xilinx library
Tutorial	Embedded Hardware-Software tools (1/2)
Tutorial	Embedded Hardware-Software tools (2/2)
Labwork	IP design of previous integrated hardware block
Labwork	Software communication with IP
Labwork	Integration of software, hardware and communication parts
Evaluation	Exam : design and program a custom IP developed by the students