Unité pédagogique

Co-design FPGA

Derniere édition le: 26/09/2022

Modifier

Responsable:

POTIN Olivier

Description générale :

L'objet du cours se concentre sur la réalisation d'un prototype comprenant un cœur de processeur ARM et d'un co-processeur dédié sur FPGA Xilinx. L'approche intègre à la fois la vision matérielle - Développement du co-processeur en VHDL et interfaçage avec le processeur ARM - et logicielle - Application en C embarqué pour communication avec le co-processeur dédié.

Mots-clés:

Conception logicielle/matérielle Langages de descriptions de systèmes matériels Outil Xilinx Vivado

Nombre d’heures à l’emploi du temps:

30

Domaine(s) ou champs disciplinaires:

Informatique, Systèmes d'information

Langue d’enseignement:

Français

Objectifs d’apprentissage:

A la fin de l’unité pédagogique, l’élève sera capable de :	Niveau de taxonomie	Priorité

Modalités d’évaluation des apprentissages:

Part de l'évaluation individuelle			Part de l'évaluation collective
Examen sur table :	100	%	Livrable(s) de projet :		%
Examen oral individuel :		%	Exposé collectif :		%
Exposé individuel :		%	Exercice pratique collectif :		%
Exercice pratique individuel :		%	Rapport collectif :		%
Rapport individuel :		%
Autre(s) : %

Programme et contenus:

Type d’activité pédagogique :	Contenu, séquencement et organisation
Séance 1	description des FPGA Xilinx / SoC ARM / Métiers de la conception logicielle et matérielle
Séance 2	Tutoriaux Xilinx : Vivado framework
Séance 3	Intégration matérielle d'un IP cryptographique (AES) sur plateforme ZedBoard
Séance 4	Tutorial Xilinx sur l'intégration d'IP de la bibliothéque matérielle de Vivado
Séance 5	Tutoriaux Xilinx : Embedded Systems (1)
Séance 6	Tutoriaux Xilinx : Embedded Systems (2)
Séance 7	Conception de l'IP cryptographique (AES) matériel avec bus AXI4 pour intéraction avec le processeur ARM
Séance 8	Developpement de l'application logicielle sur SdK Xilinx
Séance 9	Communication de l'application logicielle avec l'IP matériel via le bus AXI4
Séance 10	Examen