Unité pédagogique

Conception d'un Système Numérique

Derniere édition le: 26/09/2022

Modifier

Responsable:

POTIN Olivier

Description générale :

Comprendre et mettre en œuvre les concepts fondamentaux d'un langage de description de matériel permettant la conception de systèmes numériques de grande dimension, ici le VHDL (VHSIC Hardware Description Langage), à l'aide d'un cours suivi d'un projet. Quatre séances de cours et de TDs aborderont les notions clef : unités de conception, bibliothèques, processus concurrents, signaux et variables, paradigmes de simulation, modélisation par flot de données ou structurelles ou comportementales, configuration, testbench, généricité, description de machines d'état finis de type Moore et Mealy.

Cinq séances de projet mettront en pratique ces notions sur la conception d'un algorithme de chiffrement symétrique par bloc AES (Advanced Encryption Standard).

Mots-clés:

Langages de descriptions de systèmes matériels VHDL Outil Modelsim description Description structurelle Configuration et test Machine à Etats Finis Concurrence de processus signaux Paquetages Modélisation structurelle Testbench AES

Nombre d’heures à l’emploi du temps:

27

Domaine(s) ou champs disciplinaires:

Electronique, Télécoms et réseaux

Langue d’enseignement:

Français

Objectifs d’apprentissage:

A la fin de l’unité pédagogique, l’élève sera capable de :	Niveau de taxonomie	Priorité
Maitriser les notions fondamentales et concepts majeurs des langages de description de matériel à travers le VHDL	2. Comprendre	Essentiel
Exploiter ces notions pour utiliser un outil de modélisation et de simulation de systèmes numériques	3. Appliquer	Essentiel
Concevoir un système numérique intégré complexe	7. Créer	Essentiel

Modalités d’évaluation des apprentissages:

Part de l'évaluation individuelle			Part de l'évaluation collective
Examen sur table :		%	Livrable(s) de projet :		%
Examen oral individuel :		%	Exposé collectif :		%
Exposé individuel :		%	Exercice pratique collectif :		%
Exercice pratique individuel :		%	Rapport collectif :		%
Rapport individuel :	100	%
Autre(s) : %

Programme et contenus:

Type d’activité pédagogique :	Contenu, séquencement et organisation
2ème séance	Description type structurelle / Gestion de configuration / Testbench / TD sur l'outil Modelism
3ème séance	Description type comportementale / Processus explicites, signaux et variables / TD sur l'outil Modelsim
4ème séance	Principe des machine d'états de Mealy et Moore et leur modélisation en VHDL
5ème à 9ème séances	Projet de conception d'un algorithme de chiffrement symétrique par bloc AES